(19)日本国特許庁 (JP)

(12) 念 開 特 許 念 靏 (A)

(11)特許出願公開番号

特開平5-182992

(43)公開日 平成5年(1993)7月23日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FI

技術表示箇所

H 0 1 L 21/339 29/796

8223 - 4M

H01L 29/76

301 D

審査請求 未請求 請求項の数3(全 7 頁)

(21)出願番号

(22)出願日

特願平3-359752

平成3年(1991)12月26日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 榊原 清彦

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機

株式会社エル・エス・アイ研究所内

(72) 発明者 山川 聡

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機

株式会社エル・エス・アイ研究所内


(74)代理人 弁理士 早瀬 憲一

(54) 【発明の名称 】 固体撮像素子の製造方法

(57) 【要約】

【目的】 同一工程で形成したゲート酸化膜上に、複数の電荷転送電極群を形成することができ、これにより電荷転送電極群間のポテンシャル変化を抑えることができる固体撮像素子の製造方法を得る。

【構成】 半導体基板11上に、酸化膜12を形成する工程と、酸化膜12上に窒化膜13を形成する工程とを含み、これら膜上に複数の電荷転送電極群を形成する際に、第1の電荷転送電極群15が形成されるべきパターンの反転パターンで酸化膜14を形成し、この酸化膜により、エッチバック法又はリフトオフ法で第1の電荷転送電極群15をなす導電膜を形成する。



BEST AVAILABLE COPY

【特許請求の範囲】

半導体基板上に第1の酸化膜を形成する 【請求項1】 工程と、

前記第1の酸化膜上に窒化膜を形成する工程と、

前記室化膜上に、第1の電荷転送電極群が形成されるべ きパターンの反転パターンで第2の酸化膜を形成する工 程と、

前記第2の酸化膜の反転パターンを形成した窒化膜上に 導電膜を堆積する工程と、

前記導電膜上にレジストを表面が平坦になるように堆積 する工程と、

エッチバック法により、前記レジストと前記導電膜を前 記第2の酸化膜の反転パターンが露出するまでエッチン グレ、第1の電荷転送電極群を形成する工程と、

前記第1の酸化膜と窒化膜を残すように前記第2の酸化 膜の反転パターンを除去し、第2の電荷転送電極群を形 成する工程とを有することを特徴とする固体撮像素子の 製造方法。

【請求項2】 半導体基板上に第1の酸化膜を形成する 工程と、

前記第1の酸化膜上に窒化膜を形成する工程と、

前記室化膜上に、第1の電荷転送電極群が形成されるべ きパターンの反転パターンで第2の酸化膜を形成する工 程と、

前記第2の酸化膜の反転パターンの側面に付着しないよ うに前記第2の酸化膜の反転パターン及び前記窒化膜上 に導電膜を堆積する工程と、

リフトオフ法により、前記第2の酸化膜の反転パターン を除去し、第1の電荷転送電極群を形成する工程と、

前記第2の酸化膜の反転パターンを除去した領域に第2 30 の電荷転送電極群を形成する工程とを有することを特徴 とする固体撮像素子の製造方法。

【請求項3】 半導体基板の一主面上に、熱酸化法によ って絶縁膜を形成する工程と、

前記絶縁膜上にCVD法によって窒化膜を形成する工程 と、

前記窒化膜上にCVD法により酸化膜を形成する工程 と、

前記酸化膜を所定のパターンにパターニングし、電極の 分離部を形成する工程と、

前記電極の分離部を形成した窒化膜上に電極となる導電 膜を形成する工程と、

前記導電膜上にレジストを表面が平坦になるように堆積 する工程と、

エッチバック法により、電極分離の酸化膜が露出するま でエッチングする工程とを有することを特徴とする固体 撮像素子の製造方法。

【発明の詳細な説明】

[0001]

法に関し、特に電極の製造方法に関するものである。 [0002]

【従来の技術】近年の固体撮像素子の微細化に伴い、単 位画素面積は増々、縮小され、これに対し十分な信号電 荷を転送するためにCCD埋め込みチャネル深さは浅く 形成される傾向にある。

【0003】図4は従来の固体撮像素子のCCD部のゲ ート電極の製造方法を示す。図において、21は半導体 基板(一般にはP型)、22はゲート酸化膜であるシリ コン酸化膜、23,25はポリシリコン膜、24はレジ スト、26はCCD埋め込みチャネルである。

【0004】次に、従来の固体撮像素子の電極の製造方 法について工程順に説明する。P型半導体基板21上に 熱酸化法によりゲート酸化膜22を形成する(図4(a))。次に前記酸化膜22上にポリシリコン膜23を形 成し、第1の電極群を設けるべき領域上のポリシリコン 膜23上にレジスト24をパターニングする(図4 (b))。前記レジスト24をマスクとしてポリシリコン 膜23、シリコン酸化膜22をエッチング除去し、第1 20 の電極群 2 3 を形成する (図 4 (c))。

【0005】ここで一般に、ポリシリコン膜に対し酸化 膜および窒化膜はエッチングの選択比を大きく設定する ことが困難である。このため、一般的には、第1の電極 群23を形成した後、第2の電極群を設けるべき領域の 酸化膜の全面除去を行い、改めてゲート酸化膜22を形 成する必要がある(図4(d))。この際のポリシリコン 23表面の酸化膜22を層間絶縁膜として、第2の電極 群25を同様に形成する(図4(e))。

[0006]

【発明が解決しようとする課題】従来の電極の製造方法 は、以上のようになされているので、図4 (c) において シリコン酸化膜22を除去する際、及び図4(d) におい て基板表面を酸化する際に、第2の電極群を形成する領 域の基板表面が第1の電極群を形成する基板に比べ薄く なってしまうため、図4(f) に示すように、これらの領 域でCCD埋め込みチャネルの深さが異なっていた。こ こで図4(f) は図4(e) の I 領域を拡大したものであ る。

【0007】また、一般にCCD埋め込みチャネルはリ ン又はヒ素をドープして形成されており、これら不純物 はシリコン酸化の際に、酸化膜にとり込まれず、Si表 面にパイルアップする傾向にある。このため、第1,第 2の電極群での不純物分布は、図5に示すようになる。 ここで、図5の横軸の深さはシリコン基板と酸化膜との 界面を基準(0)とした。ところで、接合が浅くなると ポテンシャルは低くなり、一方表面濃度が高くなるとポ テンシャルは高くなるが、この場合接合が浅くなるとい う効果の方が強いため、図6に示すように第2の電極群 のポテンシャルの方が低くなり、電極群間でポテンシャ 【産業上の利用分野】この発明は固体撮像素子の製造方 50 ル変化が生じる。このポテンシャル変化により、CCD

3

の最大電荷転送量の低下や、転送効率の劣化を招くという問題点があった。

【0008】この発明は、上記のような問題点を解消するためになされたもので、第1,第2の電極群のゲート酸化膜に同一形成されたものを用いることが可能な固体撮像素子の電極の製造方法を提供することを目的とする。

[0009]

【課題を解決するための手段】この発明に係る固体撮像素子の製造方法は、半導体基板上に第1の酸化膜を形成し、前記窒化膜上に第1の酸化膜上に窒化膜を形成し、前記窒化膜上に第1の電荷転送電極群が形成されるべきパターンの反転パターンで第2の酸化膜を形成し、前記第2の酸化膜の反転パターンを形成した窒化膜上に導電膜を堆積し、前記導電膜上にレジストを表面が平坦になるように堆積し、エッチバック法により前記レジストと前記導電膜を前記第2の酸化膜の反転パターンが露出するまでエッチングすることにより第1の電荷転送電極群を形成し、前記第1の酸化膜と窒化膜を残すように前記第2の酸化膜の反転パターンを除去し、第2の電荷転送電極群を形成するようにしたものである。

【0010】また、この発明に係る固体撮像素子の製造方法は、半導体基板上に第1の酸化膜を形成し、前記第1の酸化膜上に窒化膜を形成し、前記窒化膜上に、第1の電荷転送電極群が形成されるべきパターンの反転パターンで第2の酸化膜を形成し、前記第2の酸化膜の反転パターンの側面に付着しないように前記第2の酸化膜の反転パターン及び前記窒化膜上に導電膜を堆積し、リフトオフ法により前記第2の酸化膜の反転パターンを除去することにより第1の電荷転送電極群を形成し、前記第2の酸化膜の反転パターンを除去した領域に第2の電荷転送電極群を形成するようにしたものである。

【0011】また、この発明に係る固体撮像素子の製造方法は、半導体基板の一主面上に、熱酸化法によって絶縁膜を形成し、前記絶縁膜上にCVD法によって窒化膜を形成し、前記窒化膜上にCVD法により酸化膜を形成し、前記酸化膜を所定のパターンにパターニングして電極の分離部を形成し、前記電極の分離部を形成した窒化膜上に電極となる導電膜を形成し、前記導電膜上にレジストを表面が平坦になるように堆積し、エッチバック法 40 により電極分離の酸化膜が露出するまでエッチングするようにしたものである。

[0012]

【作用】この発明においては、上記構成ことによって、第2のゲート電極群を形成するべき領域のゲート酸化膜,窒化膜上で、第1のゲート電極群を直接パターニングする工程を含まないため、一回で形成したゲート酸化膜を第1,第2のゲート電極で用いることが可能となり、これによりゲート電極間でのCCD埋め込みチャネル深さの差が抑えられ、電極群間で均一なポテンシャル 50

を得ることができる。

[0013]

【実施例】以下、本発明の一実施例を図について説明する。図1は本発明の第1の実施例による固体撮像素子の電極の製造方法を示す図である。図において、11はシリコン基板、12,14はシリコン酸化膜、13はシリコン窒化膜、15,17はポリシリコン膜、16はレジストである。

【0014】次に製造工程を順に説明する。先ず、シリコン基板11を酸化し、絶縁膜となるシリコン酸化膜12を形成する。さらに、このシリコン酸化膜12上に窒化膜13を形成する(図1(a))。この窒化膜13は後工程で、シリコン酸化膜12がエッチングされないようにストッパーとなる。

【0015】次に、前記室化膜13上に、第1のゲート電極群が形成されるパターンの反転パターンで酸化膜14を堆積し、パターニングする(図1(b))。次に前記酸化膜14上にポリシリコン膜15を堆積する(図1(c))。次に前記ポリシリコン膜15に、ポリシリコン膜と同じエッチングレートを有するレジスト16をそのレジスト表面が平坦となるように堆積する(図1(d))。次にレジスト16及びポリシリコン膜15を同時にエッチングする。この際、各々のエッチングレートが等しいため、エッチバック法によりレジストの平坦面を保ちつつエッチングが進む。この状態で、前記酸化膜14が露出するまでエッチングを行う(図1(e))。

【0016】前記のように、一般にポリシリコン膜に対し、シリコン酸化膜および窒化膜はそのエッチングにおいて選択比を大きくとることが困難である。しかるに、この製造法では第2の電極が形成されるべき領域のゲート酸化膜12が、第1のゲート電極形成の際にシリコン酸化膜14で覆われているため、膜厚等が変化することはない。また、前記シリコン酸化膜14は、一般に酸化膜と窒化膜のエッチングでの選択比を大きく設定することが可能なため、第2のゲート電極となるべき領域のゲート酸化膜12、および窒化膜13を保ったまま除去することが可能である。

【0017】このようにして、シリコン酸化膜14を除去した後、従来の製造法と同様に、前記第1のゲート電極群15表面を酸化し、第2のゲート電極群17を堆積し、パターニングする(図1(f))。なお、前記実施例では、第1の電極群の形成にエッチバック法を用いるが、これはリフトオフ法を用いることも可能である。【0018】図2は本発明の第2の実施例による固体より第1の電極群を形成するものである。図2(a)、(b)に示すようにシリコン酸化膜14を形成した後に、ポリシリコン膜15を適当な方法で推積すると、図2(c)に示すように、シリコン酸化膜14により第1の電極群領域のポリシリコン膜15を第2の電極群領域のポリシリコン膜15を第2の電極群領域

5

のポリシリコン膜15と分離して堆積することができる。この後に、リフトオフ法によりシリコン酸化膜14を除去することにより、図2(d)に示すように、第1の電極群領域にのみポリシリコン膜15を形成することができる。ここで、シリコン酸化膜14の除去は、ポリシリコン膜15,シリコン窒化膜に対しエッチング性をもたず、シリコン酸化膜14に対してのみエッチング性をもつエッチング剤を用いてウェットエッチングを行うことにより達成できる。この時同時にシリコン酸化膜14上のポリシリコン膜15も除去され、第1の電極群のみが形成されることとなる。この後、上記第1の実施例と同様にして、第2の電極群を形成する。

【0019】図3はこの発明の第3の実施例による固体 撮像素子の電極製造方法を示す図である。図において、 32,34はシリコン酸化膜、33はシリコン窒化膜、 36はポリシリコン膜、35,37はレジストである。 【0020】次に製造工程を順に説明する。先ずシリコン基板31を酸化し、絶縁膜となるシリコン酸化膜32 を形成する(図3(a))。次に、上記シリコン酸化膜3 2上にCDV法によってシリコン窒化膜33を堆積する。この窒化膜は後工程でのエッチングストッパーとなる(図3(b))。次いで上記シリコン窒化膜33上に、 CVD法によってシリコン酸化膜34を堆積する(図3(c))。

【0021】さらに、上記シリコン酸化膜34上にレジストを塗布し、写真製版工程を経て所定間隔を隔てて配列される複数のレジストパターン35を形成する(図3(d))。次に上記レジストパターン35をマスクとしてシリコン酸化膜34をエッチングしてパターニングし、レジスト35を除去する。この酸化膜は、電極の分離を30行う(図3(e))。

【0022】次にパターニングしたシリコン酸化膜34、シリコン窒化膜33上に、電荷結合素子の電極となるポリシリコン膜36を堆積する(図3(f))。次に、上記ポリシリコン膜36上にレジスト37を表面が平らになる膜厚になるように塗布する(図3(g))。

【0023】最後に、上記レジスト37と、ポリシリコン膜36のエッチングレートが等しくなる条件下で、エッチバック法によるエッチングを行い、電極分離の酸化膜34が、ポリシリコン膜36上に露出するまでエッチ 40ングを行う(図3(h))。

【0024】このように、第1、第2、第3の実施例による固体撮像素子の電極製造方法においては、第2のゲート電極群を形成するべき領域のゲート酸化膜, 窒化膜上で、第1のゲート電極群を直接パターニングする工程を含まないため、第1、第2の電極群のゲート酸化膜に一回で形成したものを用いることができ、一回で同時に形成したゲート酸化膜上に第1および第2のゲート電極群を形成することが可能であり、このためゲート電極群間のポテンシャル変化を抑えることができ、CCDの最

大電荷輸送量の低下や輸送効率の劣化を防ぐことができる。

[0025]

【発明の効果】以上のように本発明の固体撮像素子の製 造方法によれば、半導体基板上に第1の酸化膜を形成 し、前記第1の酸化膜上に窒化膜を形成し、前記窒化膜 上に第1の電荷転送電極群が形成されるべきパターンの 反転パターンで第2の酸化膜を形成し、前記第2の酸化 膜の反転パターンを形成した窒化膜上に導電膜を堆積 し、前記導電膜上にレジストを表面が平坦になるように 堆積し、エッチバック法により前記レジストと前記導電 膜を前記第2の酸化膜の反転パターンが露出するまでエ ッチングすることにより第1の電荷転送電極群を形成 し、前記第1の酸化膜と窒化膜を残すように前記第2の 酸化膜の反転パターンを除去し第2の電荷転送電極群を 形成するようにしたので、一回で同時に形成したゲート 酸化膜上に第1および第2のゲート電極群を形成するこ とが可能であり、このためゲート電極群間のポテンシャ ル変化を抑えることができ、CCDの最大電荷輸送量の 低下や輸送効率の劣化を防ぐことができるという効果が ある。

【0026】また、半導体基板上に第1の酸化膜を形成し、前記第1の酸化膜上に窒化膜を形成し、前記窒化膜上に、第1の電荷転送電極群が形成されるべきパターンの反転パターンで第2の酸化膜を形成し、前記第2の酸化膜の反転パターン及び前記窒化膜上に導電膜を堆積し、リフトオフ法により前記第2の酸化膜の反転パターンを除去することにより第1の電荷転送電極群を形成し、前記第2の酸化膜の反転パターンを除去したので、上記と同様、一回で同時に形成したゲート酸化膜上に第1および第2のゲート電極群を形成することが可能であり、このためゲート電極群を形成することが可能であり、このためゲート電極群を形成することが可能であり、このためゲート電極群を形成することが可能であり、このためゲート電極群を形成することが可能であり、このためゲート電極群を形成することが可能であり、このためゲート電極群間のポテンシャル変化を抑えることができ、CCDの最大電荷輸送量の低下や輸送効率の劣化を防ぐことができるという効果がある。

【0027】また、半導体基板の一主面上に、熱酸化法によって絶縁膜を形成し、前記絶縁膜上にCVD法により酸化膜を形成し、前記酸化膜を所定のパターンにパターニングして電極の分離部を形成し、前記電極の分離部を形成した窒化膜上に電極となる導電膜を形成し、前記導電膜上にレジストを表面が平坦になるように堆積し、エッチバック法により電極分離の酸化膜が露出するまでエッチングするようにしたので、一回で同時に形成したゲート酸化膜上に第1および第2のゲート電極群を形成することが可能であり、このためゲート電極群で形成することが可能であり、このためゲート電極群間のポテンシャル変化を抑えることができ、CCDの最大電荷輸送量の低下や輸送効率の劣化を防ぐことができるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例による固体撮像素子の製造法を示す図である。

7

【図2】本発明の第2の実施例による固体撮像素子の製造法を示す図である。

【図3】本発明の第3の実施例による固体撮像素子の製造法を示す図である。

【図4】従来の固体撮像素子の製造方法を示す図である。

【図5】従来の固体撮像素子の電極群間でのチャネル不 10 純物分布の差を示す図である。

【図6】従来の固体撮像素子の電極群間でのポテンシャル差を示す図である。


【符号の説明】


- 11 シリコン基板
- 12 シリコン酸化膜
- 13 シリコン窒化膜

- 14 シリコン酸化膜
- 15 ポリシリコン膜
- 16 レジスト
- 17 ポリシリコン膜
- 21 シリコン基板
- 22 シリコン酸化膜
- 23 ポリシリコン膜
- 24 レジスト
- 25 ポリシリコン膜
- 26 CCD埋め込みチャネル層
- 31 シリコン基板
- 32 シリコン酸化膜
- 33 シリコン窒化膜
- 34 シリコン酸化膜
- 35 レジスト
- 36 ポリシリコン膜
- 37 レジスト

【図1】









31: シノコン基板 32.34: シソコン酸化模 33: シソコン窒化模 35,37: レジスト 36: ポソシソコン膜

【図5】







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.